eInfochips demonstriert ASIC-Komplettlösung mit neuem Testchip

eInfochips, ein Tochterunternehmen von Arrow Electronics und Anbieter von Halbleiter-Engineering-Dienstleistungen, hat die erfolgreiche Entwicklung, Fertigung, das Packaging und die Inbetriebnahme eines eigenen Testchips bekannt gegeben. Mit diesem Projekt demonstriert das Unternehmen seine umfassende Kompetenz bei der Realisierung schlüsselfertiger ASIC-Designs (Application-Specific Integrated Circuit). Durch die Bündelung des gesamten Entwicklungs- und Fertigungszyklus können Kunden aus der Automobil- und Industriebranche ihre Prozesse verschlanken und die Übergaben zwischen verschiedenen spezialisierten Dienstleistern minimieren.

Integrierte Steuerungs- und Diagnosefunktionen
Die Architektur des neuen Testchips integriert einen Mikrocontroller zur Strom- und Spannungsüberwachung, eine intelligente programmierbare Steuerung sowie umfangreiche Diagnosefunktionen. Durch die Kombination dieser systemkritischen Funktionen in einem einzigen Baustein und die zusätzliche Softwarekonfigurierbarkeit lässt sich die Gesamtanzahl der benötigten diskreten Komponenten auf der Leiterplatte deutlich reduzieren. Dies vereinfacht nicht nur das Board-Design, sondern verbessert gleichzeitig die Überwachung, Absicherung und Steuerung auf Systemebene. Laut Sumit Sethi, Vice President und General Manager für Engineering Services bei eInfochips, müssen Unternehmen bei der Entwicklung kundenspezifischer Chips oft das komplexe Ökosystem aus Design, Halbleiterherstellung und Endfertigung aufwendig selbst koordinieren, was durch diesen End-to-End-Ansatz vermieden wird.

End-to-End-Koordination im Halbleiter-Ökosystem
Mit mehr als zwei Jahrzehnten Markterfahrung übernimmt eInfochips die ganzheitliche Projektkoordination. Das Leistungsspektrum erstreckt sich von der Systemarchitektur über IP-Entwicklung, Analog- und Mixed-Signal-Design, Verifikation und Design for Testability (DFT) bis hin zum physikalischen Design (Physical Design) und Post-Silicon-Engineering. Der nun vorgestellte, voll funktionsfähige Testchip belegt die Fähigkeit des Unternehmens, tiefgreifende technische Expertise präzise an kundenspezifische Anforderungen anzupassen und den gesamten Lebenszyklus der Chipentwicklung effizient und zentral aus einer Hand zu steuern.

Zusätzlicher Kontext: Herausforderungen in der Fabless-Halbleiterfertigung
Dieser Abschnitt enthält technische Spezifikationen und Wettbewerbs-Benchmarking, die nicht in der ursprünglichen Produktankündigung enthalten sind.

In der modernen Halbleiterindustrie operieren die meisten Chipentwickler und Industrie-OEMs nach dem "Fabless"-Modell, bei dem sie keine eigenen Halbleiterfabriken (Fabs) besitzen. Dies erfordert eine komplexe, stark fragmentierte Lieferkette. Ein OEM muss in der Regel geistiges Eigentum (IP) von Drittherstellern lizenzieren, das eigentliche Chip-Design an ein Designhaus auslagern, Fertigungskapazitäten bei einer Foundry (wie TSMC oder GlobalFoundries) buchen und die fertigen Silizium-Wafer anschließend an ein OSAT-Unternehmen (Outsourced Semiconductor Assembly and Test) für das Zersägen (Dicing), das Packaging und die Endprüfung weiterleiten. Jeder dieser Übergabepunkte birgt erhebliche Risiken für zeitliche Verzögerungen, Fehler im Maskensatz (Tape-out) und Kompatibilitätsprobleme. Turnkey-ASIC-Dienstleister lösen dieses Problem, indem sie als zentraler Knotenpunkt agieren. Sie abstrahieren die gesamte Lieferkettenlogistik, optimieren das Layout iterativ für den spezifischen Fertigungsknoten (Process Node) der Foundry und garantieren dem Kunden letztlich die Lieferung fertig getesteter, spezifikationsgerechter Halbleiterbausteine.

Bearbeitet von einem Industrie-Journalisten, Lekshman Ramdas, mit KI-Unterstützung.

www.einfochips.com