Sicherer Mobilchip mit Hardwarebeschleuniger für Post-Quanten-Kryptografie

STMicroelectronics hat mit dem ST54M einen sicheren Single-Die-Mobilchip vorgestellt, der speziell für die Integration von Post-Quanten-Kryptografie (PQC) in Smartphones und persönlichen Elektronikgeräten entwickelt wurde. Der integrierte Schaltkreis kombiniert einen NFC-Controller, ein eingebettetes Secure Element (eSE) und eSIM-Funktionalität, um sicherheitskritische Dienste wie kontaktloses Bezahlen, digitale Identitäten und Zugangskontrollen abzusichern.

Hardwarebeschleunigung und Kryptografie
Die Architektur des ST54M umfasst einen dedizierten Hardwarebeschleuniger zur Verarbeitung von Post-Quanten-Kryptografie-Algorithmen, einschließlich der Standards ML-KEM und ML-DSA. Diese Hardware-Engine ist darauf ausgelegt, den Übergang von hybriden kryptografischen Verfahren zu einer vollständigen Post-Quanten-Architektur zu ermöglichen, und schützt das Secure Element gleichzeitig vor hardwarebasierten Seitenkanal- und Fehler-Injektionsangriffen (Side-Channel und Fault-Injection). Die Halbleiterplattform bietet zudem eine erweiterte Speicherkapazität für parallele Anwendungen und hat die Zertifizierungstests nach den Standards Common Criteria 2022 EUCC und EMVCo erfolgreich absolviert. Die Serienproduktion ist für Juli 2026 terminiert.

HF-Integration und Antennenarchitektur
Neben den kryptografischen Funktionen integriert das Single-Die-Bauteil ein modifiziertes Hochfrequenz-Frontend (HF), das spezifisch für Near Field Communication (NFC) ausgelegt ist. Die optimierte HF-Stufe stabilisiert den Lese- und Schreibbetrieb und ermöglicht die zuverlässige Funktion des Chips auch bei reduzierten Antennenflächen und Single-Ended-Konfigurationen. Diese physikalische Anpassung unterstützt die energetischen und räumlichen Anforderungen von mobilen Point-of-Sale-Terminals (mPOS), digitalen Autoschlüsselsystemen und kabellosen Ladeprotokollen.




Zusätzlicher Kontext: Dieser Abschnitt enthält technische Spezifikationen, die in der ursprünglichen Ankündigung nicht enthalten sind
In der kryptografischen Hardwareentwicklung wird der Übergang zur Post-Quanten-Kryptografie (PQC) durch das Risiko zukünftiger Quantencomputer beschleunigt. Diese Systeme könnten mittels des Shor-Algorithmus die derzeit in mobilen Secure Elements vorherrschende asymmetrische Verschlüsselung (wie RSA oder Elliptische-Kurven-Kryptografie, ECC) in kurzer Zeit entschlüsseln. Zur Abwehr dieses Risikos hat das NIST gitterbasierte kryptografische Algorithmen standardisiert, darunter ML-KEM (Module-Lattice-Based Key-Encapsulation Mechanism) und ML-DSA (Module-Lattice-Based Digital Signature Algorithm). Diese Algorithmen erfordern deutlich größere Schlüssellängen und eine exponentiell höhere Rechenkomplexität, insbesondere bei Matrix-Vektor-Multiplikationen über Polynomringen. Eine reine Software-Ausführung auf einem Standard-Mikrocontroller würde bei NFC-Transaktionen, die strikte Latenzvorgaben (häufig unter 300 Millisekunden) erfüllen müssen, zu inakzeptablen Verzögerungen führen. Der dedizierte PQC-Hardwarebeschleuniger ist somit physikalisch zwingend erforderlich, um die komplexen mathematischen Operationen innerhalb des engen Energie- und Zeitbudgets mobiler Endgeräte effizient auszuführen.

Bearbeitet von Lekshman Ramdas, Redakteur bei Induportals – angepasst durch KI.

www.st.com