Siemens beschleunigt die Verifikation von KI-Chips mit NVIDIA

Halbleiterdesign, KI/ML-System-on-Chip (SoC)-Entwicklung und elektronische Systemverifikation erfordern zunehmend skalierbare Validierungsmethoden, um die wachsende architektonische und softwareseitige Komplexität zu bewältigen. In diesem Kontext hat Siemens in Zusammenarbeit mit NVIDIA hardwaregestützte Verifikationsfähigkeiten weiterentwickelt, um Billionen-Zyklen-Validierung in der Pre-Silicon-Phase zu unterstützen.

Die Entwicklung basiert auf der Veloce proFPGA CS-Plattform von Siemens, kombiniert mit den leistungsoptimierten Chiparchitekturen von NVIDIA, wodurch Entwickler in der Lage sind, innerhalb weniger Tage Dutzende Billionen Verifikationszyklen auszuführen und zu erfassen.

Skalierung der Verifikation über traditionelle Grenzen hinaus
Mit zunehmender Komplexität von KI/ML-SoCs haben sich die Verifikations-Workloads erheblich erweitert, angetrieben sowohl durch Hardwarearchitektur als auch durch Anforderungen des Software-Stacks. Konventionelle Verifikationsansätze wie Simulation und Emulation bewältigen typischerweise Millionen bis einige Milliarden Zyklen innerhalb praktikabler Zeitrahmen, was zu Engpässen in der Entwicklung führt.

Der Einsatz FPGA-basierter Prototyping-Systeme ermöglicht es, diese Workloads wesentlich schneller auszuführen, indem Designs in Hardware statt ausschließlich in Softwaremodellen betrieben werden. Mit dem Veloce proFPGA CS-System skaliert dieser Ansatz auf Billionen Zyklen und ermöglicht Validierungsszenarien, die zuvor unpraktisch waren.

FPGA-basiertes Prototyping für KI/ML-Systeme
Die Veloce proFPGA CS-Plattform ist darauf ausgelegt, eine skalierbare und flexible Hardwarearchitektur sowohl für Single-FPGA-IP-Validierung als auch für Multi-Milliarden-Gate-Chiplet-Designs bereitzustellen. Durch die Integration der Chiparchitekturen von NVIDIA unterstützt das System die Ausführung großskaliger Workloads und ermöglicht es Ingenieuren, funktionales Verhalten und Systemleistung vor der Siliziumfertigung zu validieren.

Diese Fähigkeit ist besonders relevant für KI/ML-Anwendungen, bei denen Workloads datenintensiv sind und umfangreiche Validierung erfordern, um Zuverlässigkeit und Leistung unter realen Bedingungen sicherzustellen.

Auswirkungen auf Entwicklungszeiten und Zuverlässigkeit
Das Ausführen von Billionen Verifikationszyklen in kurzer Zeit ermöglicht eine frühere Erkennung von Designproblemen und reduziert das Risiko kostspieliger Neuentwicklungen nach der Fertigung. Dies trägt zu kürzeren Markteinführungszeiten bei, während gleichzeitig die für fortschrittliche Halbleiterbauelemente erforderlichen Zuverlässigkeitsstandards eingehalten werden.

Laut NVIDIA bietet die Fähigkeit, große Workloads im großen Maßstab zu validieren, Vertrauen in KI-Architekturen der nächsten Generation, insbesondere da sich Computersysteme weiterhin in ihrer Komplexität entwickeln.

Anwendungen im fortgeschrittenen Halbleiterdesign
Dieser Verifikationsansatz ist auf eine Reihe von Halbleiteranwendungen anwendbar, darunter KI-Beschleuniger, Rechenzentrumsprozessoren und Hochleistungsrechnersysteme. In diesen Bereichen ist es entscheidend, den korrekten Betrieb unter umfangreichen Workloads sicherzustellen, bevor die Produktion beginnt.

Durch die Kombination von FPGA-basiertem Prototyping mit skalierbarer Verifikationsinfrastruktur adressiert die Zusammenarbeit zwischen Siemens und NVIDIA eine zentrale Herausforderung der Branche: die Validierung zunehmend komplexer Designs innerhalb realistischer Entwicklungszeiträume.

Bearbeitet von Natania Lyngdoh, Induportals Editor — Adaptiert von KI.

www.siemens.com